(1) Japanese Patent Application Laid-Open No. 2002-9561 (2002) "Semiconductor Integrated Circuit Device"

The following is an extract relevant to relevant to the present invention:

5

10

15

[Claim 1] A semiconductor integrated circuit device comprising:

a differential operational amplifier holding an inverted input and a non-inverted input;

level keeping means connected to a terminal in a substrate of a transistor which receives the inverted input; and

means for selectively supplying an output of the differential operational amplifier to the level keeping means.

[49th para.] According to this invention, an offset voltage is canceled by adjusting a potential of a substrate of a transistor which receives an inverted input provided from an operational amplifier. Hence, it is possible to cancel an offset voltage without a need for an additional device for dealing with an inverted input and a non-inverted input.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002—9561

(P2002-9561A) は3)公開日 平成14年1月11日(2002.1.11)

(51) Int.Cl. *	識別記号	FI	テーマコート	(参考)
H03F 3/34	•	H03F 3/34	B 5J066	
3/45	•	. 3/45	A 5J091 -	

審査請求 有 請求項の数4 OL (全7頁)

(21)出願番号	特願2000-192905(P2000-192905)	(71)出願人	000005821
(22)出顧日	平成12年6月27日(2000.6.27)	(170) SM 117-14	松下電器産業株式会社 大阪府門真市大字門真1006番地
		(72)発明者	森 宏一 大阪府門真市大字門真1006番地 松下電器
	•	(74)代理人	産業株式会社内 100105647
•			弁理士 小栗 昌平 (外4名)


最終頁に続く

(54) 【発明の名称】半導体集積回路装置

(57)【要約】

【課題】 本来のオペアンプと同様に反転入力、非反転入力を使用することができ、かつオフセット電圧を任意に関整できるようにすること。

【解決手段】 反転入力VIN及び非反転入力VIPを有する差勤構成のオペアンプと、前記反転入力を受けるトランジスタN1の基板端子に接続される容量C1と、前記オペアンプの出力VOUTを選択的に容量C1に供給するスイッチS1と、を具備する。



【特許請求の範囲】

【請求項1】 反転入力及び非反転入力を有する差動 成のオペアンプと、

前記反転入力を受けるトランジスタの基板端子に接続さ れるレベル保持手段と、

前記オペアンプの出力を選択的に前記レベル保持手段に 供給する手段と、を具備することを特徴とする半導体集 猪回路装置。

【請求項2】 前記反転入力を受けるトランジスタのサ イズが、前記非反転入力を受けるトランジスタのサイズ 10 より大きいことを特徴とする請求項1に記載の半導体集 積回路装置。

【請求項3】 前記反転入力と前記非反転入力とを短絡 するスイッチを含むことを特徴とする請求項1又は2に 記載の半導体集積回路装置。

【請求項4】 前記オペアンプの出力を基準電位に接続 するスイッチと、前記オペアンプの出力を基準電位とし て使用する他の半導体集積回路の出力または基準電位を 選択的に前記非反転入力に供給するスイッチと、を含 み、前記反転入力と前記オペアンプの出力とを短絡して 20 ポルテージフォロア構成とする、ことを特徴とする請求 項1又は2に記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、オペアンプ(演算 増幅器)のオフセット電圧の調整を可能にする半導体集 積回路装置に関する。

[0002]

【従来の技術】従来、オペアンプのオフセット電圧を調 整する方法としては、特開平11-330874号公報 30 に記載されているものがある。

【0003】図5は従来のオペアンプのオフセット電圧 調整回路の構成である。図5において、501、502 は、それぞれカレントミラーを構成するPチャネルCM OSトランジスタP1、P2であり、503、504、 505は、差動増幅回路を構成するNチャネルCMOS トランジスタN1、N2、N3であり、506は出力駆 **動部を構成するPチャネルCMOSトランジスタP3で** あり、507は同じく出力駆動部を構成するNチャネル CMOSトランジスタN4である。以上のトランジスタ 40 位+オフセット電圧をC1で保持する。 により、反転入力VINをトランジスタN1のゲート に、非反転入力VIPをトランジスタN2のゲートにそ れぞれ入力し、出力駆動部から出力VOUTを得る周知 の差動増幅回路が構成される。

【0004】さらに、508はトランジスタ503のゲ ートに接続される容量C1、509はVIPの入力とし て外部入力INPUTまたは基準電位を選択するスイッ チS1、510はオペアンプの出力を容量508、ある いは外部出力VOUTに接続するスイッチS2である。

【0005】理想的にはN1、N2は同一特性のトラン 50 ト電圧をキャンセルすることができる。

ジスタで構成され、P1、P2も同一特性のトランジス タで構成される。その結果、P1-N1の系とP2-N 2の系は同一の特性を持つことになり、反転入力VIN と非反転入力VIPの電位差によりP1-N1の系とP 2-N2の系の差動増幅回路が働き、非反転系の回路の 出力電圧が出力駆動部で増幅されてオペアンプの出力と なる。

【0006】しかし、現実には製造工程のばらつきによ りP1-N1の系とP2-N2の系の特性が異なるため に、VINとVIPが等しくても出力駆動部に電圧を発 生してしまう。これがオフセット電圧である。

【0007】そこで、従来方式では、VIPの入力とし て外部入力INPUTまたは基準電位を選択するスイッ チS1と、出力駆動部の出力の接続先として外部出力V OUTまたはVINを選択するスイッチS2を設けてい る。また、VINにはオフセット電圧を保持する容量C 1を設ける。

【0008】従来方式の動作を説明する。先ずS1は基 準電位を選択し、S2はVINを選択することにより、 VIPに基準電位を与え、VINに出力駆動部の出力を フィードバックする。

【0009】ここで、出力駆動部の出力をVINにフィ ードバックしたことで、利得が1のポルテージフォロア が構成される。ポルテージフォロアは差動増幅回路の特 性を利用したものであり、ここでは、VIPとVINが 等しい電位に達した状態で安定する。

【0010】すなわち、VIPと比較してVINの電位 が低い場合には、出力駆動部の出力電圧が高くなり、こ れがVINにフィードバックされてVINの電位を高く するように作用する。逆に、VINの電位が高い場合に は、出力駆動部の出力電圧は低くなり、VINの電位を 低くするように作用する。結果として、オフセット電圧 の発生が無ければ、VINとVIPの電位が等しい状態 で安定する。

【0011】ここでオフセット電圧が発生していると、 これがVIPに付加されて出力に現れるため、VINは VIPすなわち基準電位で安定せずオフセット電圧分を 加えた値で安定する。すなわち、VIN=VIP+オフ セット電圧が実際の安定条件となる。この電圧=基準電

【0012】次に、S1を切り替えて本来の外部入力 I NPUTをVIPに与え、S2を切り替えて出力駆動部 の出力を本来の外部出力VOUTに出力する。

【0013】そこで、VINに基準電位の代わりC1に 保持したオフセット電圧を与えると、VIN=基準電位 +オフセット電圧となる。これを前記の安定条件VIN =VIP+オフセット電圧と比較すると、安定条件はV IP=基準電位となり、オフセット電圧の発生が無い場 合の安定条件と等しくなる。この構成によってオフセッ

[0014]

【発明が解決しようとする課題】しかしながら、従来の 装置においては、反転入力にC1に保持したオフセット 電圧を与える構成のため、反転入力を使用することがで きず、オペアンプの使用法を限定してしまうという問題 がある。また、オフセット量を任意の値に設定したい場 合には使用できないという問題もある。

【0015】本発明はかかる点に鑑みてなされたもので あり、オペアンプ本来の使用法により反転入力及び非反 転入力を使用でき、かつ、オフセット電圧を任意で調整 10 できる半導体集積回路装置を提供することを目的とす る。

[0016]

【課題を解決するための手段】本発明の請求項1に係わ る半導体集積回路装置は、反転入力(VIN)及び非反・ 転入力 (VIP) を有する差動構成のオペアンプと、前 記反転入力を受けるトランジスタ (N1) の基板端子に 接続されるレベル保持手段(C1)と、前記オペアンプ の出力(VOUT)を選択的に前記レベル保持手段に供 給する手段(S1)と、を具備する。

【0017】請求項1に記載の半導体集積回路装置によ れば、反転入力を受けるトランジスタの基板電位を調整 することで、オペアンプのP1-N1の系とP2-N2 の系の特性を合わせる調整が可能になることにより、本 来のオペアンプと同様に反転入力端子及び非反転入力端 子を使用でき、かつ、オフセット電圧を任意の値に調整 することができる。

【0018】本発明の請求項2に係わる半導体集積回路 装置は、請求項1記載の半導体集積回路装置において、 前記反転入力を受けるトランジスタ(N1)のサイズ が、前記非反転入力を受けるトランジスタ(N2)のサ イズより大きいことを特徴とする。

【0019】請求項2に記載の半導体集積回路装置によ れば、反転入力を受けるトランジスタの電流能力が非反 転入力を受けるトランジスタの電流能力より大きくな り、オペアンプのP1-N1の系の電流能力を小さくす る方向の調整が常に可能になることにより、オフセット 電圧の調整が常に可能になる。

【0020】本発明の請求項3に係わる半導体集積回路 装置は、請求項1又は2に記載の半導体集積回路装置に 40 おいて、前記反転入力と前記非反転入力とを短絡するス イッチ (S2) を含むことを特徴とする。

【0021】請求項3に記載の半導体集積回路装置によ れば、反転入力と非反転入力が等しいときにオフセット 電圧が0となるように調整できることにより、オフセッ ト電圧の無い理想的なオペアンプとして使用することが できる。

【0022】本発明の請求項4に係わる半導体集積回路 装置は、請求項1又は2に記載の半導体集積回路装置に おいて、前記オペアンプの出力を基準電位に接続するス 50 果、N1の基板電位はN2の基板電位と一致した状態で

イッチ(S4)と、前記オペアンプの出力を基準電位と して使用する他の半導体集積回路(401)の出力また は基準電位を選択的に前記非反転入力に供給するスイッ チ(S3)と、を含み、前記反転入力と前記オペアンプ の出力とを短絡してポルテージフォロア構成とする、こ とを特徴とする。

4

【0023】請求項4に記載の半導体集積回路装置によ れば、オフセット電圧の調整が可能なオペアンプの出力 を他の半導体集積回路の基準電位として使用することに より、一つのオフセット電圧調整回路を用いてオフセッ ト電圧をキャンセルしたい回路系全体のオフセット電圧 をキャンセルすることができる。

[0024]

【発明の実施の形態】以下、本発明の実施の形態を、図 面を参照して説明する。

(実施の形態1)図1は本発明の実施の形態1に係わる 半導体集積回路装置の構成を示す回路図である。図1に おいて、101、102は、それぞれカレントミラーを 構成するPチャネルCMOSトランジスタP1、P2で あり、103、104、105は、差動増幅回路を構成 20 するNチャネルCMOSトランジスタN1、N2、N3 であり、106は出力駆動部を構成するPチャネルCM OSトランジスタP3であり、107は同じく出力駆動 部を構成するNチャネルCMOSトランジスタN4であ る。以上のトランジスタにより、反転入力VINをトラ ンジスタN1のゲートに、非反転入力VIPをトランジ スタN2のゲートにそれぞれ入力し、出力駆動部から出 カVOUTを得る周知の差動増幅回路が構成される。

【0025】さらに、108は、トランジスタ103の 30 基板端子とソース端子の間に接続され、トランジスタ1 03の基板電位のレベル保持手段として用いられる容量 C1であり、109はオペアンプの出力をレベル保持手 段108または外部出力VOUTに接続するスイッチS 1である。

【0026】本発明のオフセット電圧調整回路の動作を 説明する。先ず、VINとVIPを等しくして、スイッ チS1によりオペアンプの出力をレベル保持手段C1と トランジスタN1の基板端子に接続する。ここで、P1 -N1の系とP2-N2の系が同特性であると仮定す る。仮にN1の基板電位がN2の基板電位より低い場合 には、N1のしきい値電圧VTが高くなり、N1の電流 能力が低くなる。この状態は反転入力VINに非反転入 カVIPより低い電圧を与えた状態と同じである。すな わち出力駆動部の出力電圧は高くなり、これがスイッチ

【0027】逆に、仮にN1の基板電位がN2の基板電 位より高い場合には、同様の作用により、N1の基板電 位を低くするようにフィードパックされる。以上の結

S1を経由してN1の基板電位を高くするようにフィー

ドバックされる。

20

6

安定する。この動作は、VINとVIPが等しいとき に、差動増幅回路のP1-N1の系とP2-N2の系が 同一特性になるようにN1の基板電位が調整されること を意味する。

【0028】実際には、P1-N1の系とP2-N2の系は型造ばらつき等により同一特性とはならない。N1がN2より電流能力が高い場合は、反転入力VINに非反転入力VIPより高い電圧を与えた状態と同じである。すなわち出力駆動部の出力電圧は低くなり、N1の基板電位が低くなる。N1の基板電位がN2の基板電位 10より低いと、前述したフィードバック作用によりN1のしきい値電圧VTが高くなり、その結果N1の電流能力が低くなる。

【0029】逆に、N1がN2より電流能力が低い場合には、同様にフィードバックの働きによりN1の電流能力が高くなるように作用する。以上の結果、N1とN2の電流能力が同一となる状態で安定する。すなわち、VINとVIPが等しい条件下で、差動増幅回路のP1-N1の系とP2-N2の系が同一特性になるようにN1の基板電位が調整されることを意味する。

【0030】さらに、P1がP2より電流能力が低い場合には、P1のドレイン電圧がP2のドレイン電圧より低くなる。すなわち、N1のドレイン電圧がN2のドレイン電圧より低い状態である。この状態は反転入力VINに非反転入力VIPより高い電圧を与えた状態と同じである。すなわち出力駆動部の出力電圧は低くなり、N1の基板電位が低くなる。N1の基板電位がN2の基板電位より低いと、前述したフィードバック作用によりN1のVTが高くなり、N1の電流能力が低くなる。N1の電流能力が低くなる。N1の電流能力が低くなる。N1の電流能力が低くなる。

【0031】逆に、P1がP2より電流能力が高い場合には、N1のドレイン電圧がN2のドレイン電圧より高くなるが、同様にフィードバックの働きによりN1のドレイン電圧が低くなるように作用する。以上の結果、P1とP2の電流能力の差が補償される。これも、やはり、VINとVIPが等しい条件下で、差動増幅回路のP1-N1の系とP2-N2の系が同一特性になるようにN1の基板電位が調整されることを意味する。

【0032】以上の説明においては、VINとVIPを 40 等しくしてS1を操作しているので、VIN=VIPの ときにオフセット電圧が0となるように調整される。

【0033】ここで、 $VIN=VIP+\alpha$ となるように設定してS1を操作すると、 $VIN=VIP+\alpha$ の条件下で差動増幅回路のP1-N1の系とP2-N2の系が同一特性になるようにN1の基板電位が調整される。すなわち、 $VIN=VIP+\alpha$ のときにオフセット電圧が0となるようにすることができる。

【0034】この調整を行った状態でVINとVIPを 等しくすると、VINがα分だけ低いと判定され、オペ 50

アンプ出力は+αを発生する。すなわち、+α分のオフセット電圧を持たせることができる。このように反転入力端子VINと非反転入力端子VIPを調整することにより任意のオフセット量を得ることができる。

【0035】前記の調整過程において問題となる点は、N1の基板電位を調整できる範囲がVSSとN1のソース電圧の間であるので、調整が可能なのはN1のVTが高くなる方向、すなわち電流能力が小さくなる方向に限られることである。通常、P1-N1の系とP2-N2の系の特性が同一になるように設計するので、ばらつきによりN1とN2の内、どちらのトランジスタの電流能力が大きくなるかは分からない。

【0036】そこでN1とN2を同一特性に設計せずに、N1がN2より大きなサイズになるように設計することで、必ずN1の電流能力がN2より大きくなるようにすることができる。その結果、常にN1の電流能力を下げる方向で調整が行えるようになるため、本発明の方法によるオフセット調整が必ず実施できるようになる。このようにして、N1の特性をN2の特性に合わせこむように調整することにより、上述したオフセット電圧の調整が可能なオペアンプが得られる。

【0037】以上説明したように、本実施の形態1の半導体集積回路によれば、オペアンプの反転入力端子及び非反転入力端子の使用を制限することなく、オフセット電圧を任意に関整することができる。

【0038】図2は本発明の実施の形態1に係わる半導体集積回路装置の他の構成を示す回路図である。図2において、201、202は、それぞれカレントミラーを構成するNチャネルCMOSトランジスタN1、N2であり、203、204、205は、差動増幅回路を構成するPチャネルCMOSトランジスタP1、P2、P3であり、206は出力駆動部を構成するNチャネルCMOSトランジスタN3であり、207は同じく出力駆動部を構成するPチャネルCMOSトランジスタP4である。以上のトランジスタにより、反転入力VIPをトランジスタP2のゲートに、非反転入力VIPをトランジスタP2のゲートにそれぞれ入力し、出力駆動部から出力VOUTを得る周知の差動増幅回路が構成される。

【0039】さらに、208は、トランジスタ203の基板端子とソース端子の間に接続され、トランジスタ203の基板電位のレベル保持手段として用いられる容量C1であり、209はオペアンプの出力をレベル保持手段208、あるいは外部出力VOUTに接続するスイッチS1である。

【0040】図2に示す半導体集積回路装置は、図1においてNチャネルCMOSトランジスタとPチャネルCMOSトランジスタとPチャネルCMOSトランジスタとを入れ替えた構成であり、その動作原理及び効果は前記実施の形態1の説明と同じである。

【0041】(実施の形態2)図3は本発明の実施の形

8

態2に係わる半導体集積回路装置の構成を示す回路図である。図3において、300は前記実施の形態1に説明したオフセット電圧調整機能を備えたオペアンプ、301はオペアンプ300の反転入力VINと非反転入力VIPを短絡するスイッチS2である。

【0042】本実施の形態2は、オフセット電圧調整機能を利用して理想オペアンプとして使用する方法を示すものである。非反転入力VIPに基準電位を与え、先ず、S2によりVINとVIPを短絡する。この状態でオフセット電圧調整を行い、オフセット電圧をキャンセ10る。ルする。その結果、オペアンプ300はVIN=VIPでオフセット電圧が0となる理想的なオペアンプとなる。その後、S2を切り替えてVINを外部入力INP2がでする。では、S2を切り替えてVINを外部入力INP3に対して接続し、通常のオペアンプとして使用する。

【0043】このように、本実施の形態の半導体集積回路装置によれば、オフセット電圧の無い理想状態のオペアンプが使用できる。

【0044】(実施の形態3)図4は本発明の実施の形態3に係わる半導体集積回路装置の構成を示す回路図である。本実施の形態3は、オフセット機能を備えたオペ20アンプを基準電位発生回路として利用し、オフセット電圧をキャンセルする対象となる系全体のオフセットキャンセルを行うものである。

【0045】図4において、400は前記実施の形態1に説明したオフセット電圧調整機能を備えたオペアンプ、401はオフセット電圧をキャンセルする対象となる系全体、402はオペアンプ400の非反転入力VIPの接続先として基準電圧または前記の系401の出力を選択するスイッチS3、403はオペアンプの出力を基準電位に接続するスイッチS4である。オフセット電30圧調整機能を備えたオペアンプ400の出力はVINにフィードバックしてポルテージフォロア構成にする。その出力を、オフセット電圧をキャンセルする対象の系401の基準電位として使用する。

【0046】この構成の動作を説明する。先ず、S3を、オフセット電圧をキャンセルする対象の系401の出力に接続し、S4を本来の基準電位に接続する。この状態で、オフセット電圧をキャンセルする対象の系401を本来の基準電位で動作させ、オフセット電圧を出力させる。この401が出力するオフセット電圧をVIP 40に入力し、オペアンプ400のオフセット電圧調整機能を動作させる。ここでVINは本来の基準電位となっているので、オペアンプ400はVIN=基準電位でVIP=基準電位+オフセット電圧となるように、すなわちVIP=VIN+オフセット電圧となるように調整され

る。

【0047】次に、S3を本来の基準電位と接続し、S4を本来の基準電位と切り離す。オペアンプ400の調整結果によるVIP=VIN+オフセット電圧の関係から、VIN=VIPーオフセット電圧となり、VIPは基準電位となっていることから、出力は本来の基準電位からオフセット分を差し引いた電圧となる。これを、オフセット電圧をキャンセルする対象の系401の基準電位として使用すればオフセット電圧がキャンセルされる。

【0048】このように、本実施の形態3の半導体集積回路装置によれば、一つのオフセット電圧調整機能を備えたオペアンプを利用して、オフセット電圧をキャンセルする対象の系全体についてオフセット電圧をキャンセルすることができる。

[0049]

【発明の効果】以上説明したように、本発明よれば、オペアンプの反転入力を受けるトランジスタの基板電位を調整する方法によりオフセット電圧をキャンセルするため、反転入力及び非反転入力に対する特別な装置を必要とせずに、オペアンプのオフセット電圧のキャンセルを行うことができる。

【0050】さらに、反転入力及び非反転入力の電圧条件を設定してオフセット電圧が0の条件を作り出すことができるので、この作用を利用することによりオフセット電圧を任意の値に調整することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1に係わる半導体集積回路 装置の構成図。

30 【図2】本発明の実施の形態1に係わる半導体集積回路 装置の他の構成図。

【図3】本発明の実施の形態2に係わる半導体集積回路 装置の構成図。

【図4】本発明の実施の形態3に係わる半導体集積回路 装置の構成図。

【図5】従来のオフセット電圧調整回路の構成図。 【符号の説明】

101~107、201~207 トランジスタ


108、208 容量


40 109、209 スイッチ


300、400 オフセット電圧調整機能を備えたオペアンプ

4.01 オフセット電圧をキャンセルする対象の系・

301、402、403 スイッチ







フロントページの続き

Fターム(参考) 5J066 AA01 AA12 CA13 FA17 HA10

HA29 HA38 KA06 KA09 KA48

MA05 MA11 MA22 ND01 ND12

ND22 ND23 PD01 TA01

5J091 AA01 AA12 CA13 FA17 HA10

HA29 HA38 KA06 KA09 KA48

MA05 MA11 MA22 TA01